Digital

회로 설계 및 시뮬레이션

• gameTime에 따른 신호 상태의 시각화 및 측정 그래프 생성이 가능합니다.
• 단일 게이트 모드를 사용하여 회로의 진동 원인을 분석할 수 있습니다.
• 조합 논리 및 순차 논리 회로의 분석과 합성을 지원합니다.
• 대부분의 74xx 시리즈 집적 회로(IC)를 포함하는 라이브러리가 내장되어 있습니다.

회로 검증 및 테스트

li>테스트 케이스를 만들고 실행하여 회로 설계를 검증할 수 있습니다. 모든 예제에는 올바른 작동을 보장하는 테스트 케이스가 포함되어 있습니다.
• 수정된 회로의 작동을 확인하기 위해 먼저 회로를 ‘끔’ 상태로 만들고 다시 ‘켬’ 상태로 전환해야 합니다. 이는 실제 회로에도 권장되는 절차입니다.

FSM(유한 상태 기계) 및 HDL 지원

• 간단한 FSM 편집기가 포함되어 있어 상태 전이 다이어그램을 만들고, 상태 전이 테이블 및 해당 FSM을 구현하는 회로로 변환할 수 있습니다.
• 구성 요소를 VHDL이나 Verilog로 기술할 수 있습니다. VHDL은 ghdl, Verilog는 Icarus Verilog 시뮬레이터가 필요합니다.
• 설계된 회로를 VHDL, Verilog, 또는 BASYS3/TinyFPGA BX 보드와 호환되는 형식으로 직접 내보낼 수 있습니다.

하드웨어 지원 및 내보내기

li>GAL16v8, GAL22v10 및 ATF150x CPLD 칩용 JEDEC 파일을 직접 내보내어 플래시할 수 있습니다.
• LaTeX/Inkscape 호환 SVG 형식으로 회로를 내보내는 기능을 지원합니다.

다운로드 및 설치 방법

설치 프로그램이 필요 없습니다. 공식 GitHub에서 Digital.zip 파일을 다운로드하여 압축을 풀면 됩니다.

1. 공식 GitHub 릴리스 페이지에서 최신 Digital.zip 파일을 다운로드합니다.
2. 다운로드한 파일의 압축을 풉니다.
3. Windows에서는 Digital.jar 파일을 바로 실행하면 됩니다.

실행 시 문제가 발생하면 Digital 폴더 내에서 명령줄을 열고 다음 명령어를 입력하여 실행해 보세요.

java -jar Digital.jar

기본 사용법

기본적인 사용법은 공식 문서의 ‘First Steps’ 챕터에서 확인할 수 있습니다. 메뉴 표시줄을 통해 새로운 회로를 만들거나, 라이브러리에서 구성 요소를 가져와 배치하고, 선으로 연결하여 시뮬레이션을 실행할 수 있습니다. FSM을 만들려면 상태 기계 편집기를 사용하면 됩니다.

이런 경우에 유용합니다

• 컴퓨터 과학이나 전자공학 학생이 디지털 논리, 게이트, 회로 동작을 학습할 때 실습 도구로 활용할 수 있습니다.
• 간단한 MIPS 호환 단일 사이클 CPU와 같은 복잡한 프로세서 회로를 설계하고 시뮬레이션하여 학습할 수 있습니다.
• FPGA 보드(예: BASYS3)에 회로를 배포하기 전에 소프트웨어 환경에서 설계를 검증하고 싶을 때 유용합니다.
• GAL 칩과 같은 실제 하드웨어로 구현하기 위한 JEDEC 파일을 생성해야 할 때 활용할 수 있습니다.

지원 환경

Windows, macOS, Linux 운영 체제에서 모두 사용 가능합니다. Java 런타임 환경(JRE 8 이상)이 필요하며, Windows 사용자는 Eclipse Temurin 배포판을 설치하면 편리합니다.

최신 버전

제공된 정보 기준 최신 버전은 0.31입니다. 모든 최신 변경 사항과 릴리스는 GitHub 저장소의 릴리스 노트에서 확인할 수 있습니다.

제한 사항·확인 사항

li>시뮬레이션을 실행하는 동안 회로를 수정할 수 없습니다. 변경 사항을 적용하려면 회로를 먼저 끈 후 다시 켜야 합니다.
• 순차 논리 회로 분석은 순수 조합 논리와 내장된 D 또는 JK 플립플롭의 조합에서만 작동합니다. 조합 게이트로 만든 플립플롭은 인식되지 않습니다.
• VHDL 또는 Verilog 구성 요소의 시뮬레이션을 위해서는 각각 외부 시뮬레이터(ghdl, Icarus Verilog)가 별도로 설치되어 있어야 합니다.

화면으로 보는 주요 기능

프로세서 회로도

디지털 회로 설계 소프트웨어의 인터페이스로, 'examples/processor/Processor.dig' 파일이 열려 있다. 상단에는 파일, 편집, 보기, 시뮬레이션, 분석, 구성 요소, 창, 도움말 메뉴가 있고, 그 아래에는 도구 모음이 있다. 주요 영역에는 PC, ALU, 레지스터, RAM, ROM, 제어 유닛 등으로 구성된 프로세서의 회로도가 보이며, 파란색 선으로 연결되어 있다. 오른쪽 하단에는 'Clock' 신호를 나타내는 타이머 아이콘이 있다.

카르노 맵과 논리 회로

논리 회로 설계 화면으로, 왼쪽에는 A, B, C 입력을 가진 AND 게이트와 OR 게이트로 구성된 회로가 보이고, 오른쪽 상단에는 'Y = (A C̄) v (A B) v (B C̄)'라는 식이 표시된 카르노 맵이 있다. 카르노 맵의 일부는 빨간색과 초록색 원으로 그룹화되어 있으며, 오른쪽 하단에는 'Table' 창이 열려 있고, A, B, C, Y의 진리표가 표시되어 있다.

신호등 상태 기계

디지털 회로 설계 화면에서 'trafficLightBlink.fsm' 파일이 열려 있다. 왼쪽에는 블랙, 레드, 옐로우, 그린 신호를 제어하는 논리 회로가 보이고, 오른쪽에는 상태 기계 다이어그램이 있다. 상태 기계는 '0 Red R=1', '1 Red/Yellow R=1,Y=1', '2 Green G=1', '3 Yellow Y=1', '4 Off'의 상태를 순환하며, 'Blk=1' 조건에 따라 전환된다.